怎样用verilog设计实现64点基4的FFT时间抽取算法呢?一点思路都没有,求高手指导～

问题描述：

怎样用verilog设计实现64点基4的FFT时间抽取算法呢?一点思路都没有,求高手指导～

---

最佳答案：

很简单,首先将64点分为4组分别存储在4块RAM中,入口按照乱序进,每次取0,16,3,48等等
下一轮迭代取0,4,8,12 再下一轮取0,1,2,3得到结果.其中需要用CORDIC计算旋转因子.
注意的是最终结果是时域的顺序,如果需要得到频域的顺序,仍需要转序